我的电视 电视直播软件，安装即可使用

Verilog AXI components for FPGA implementation

Open-source high-performance RISC-V processor

VeeR EH1 core

cocotb: Python-based chip verification

verilog practice and learning

RISC-V Instruction Set Manual

Final Project of Software_Hardware_Co-Design_24Spring. FPGA-based RISC-V+ Convolutional Acceleration Unit.

Convolutional accelerator kernel, target ASIC & FPGA

Template for project1 TPU

Hardware and software collaborative design labs and project in the spring semester of 2024

We run the E203 based on Genesys2 ,and add some additional IP to develop a powerful system

Toolchain of PAICORE.

免费书籍汇总。　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　…

北京大学软件与微电子学院硕士生课程知识点、作业等汇总【Summary of Knowledge Points and Assignments of Peking University Integrated Circuit Major Courses】

A Library for Differentiable Logic Gate Networks

提取微信聊天记录，将其导出成HTML、Word、Excel文档永久保存，对聊天记录进行分析生成年度聊天报告，用聊天数据训练专属于个人的AI聊天助手

人人都能用英语

A list of ICs and IPs for AI, Machine Learning and Deep Learning.

Final Project - Fa23 (a “SPI_MS Chip” that allows full-duplex, synchronous, serial communication between the Chip and peripherals.)

Deprecated, please go to next generation Ultra-Low Power RISC-V Core https://github.com/riscv-mcu/e203_hbirdv2

The Ultra-Low Power RISC-V Core

Collect important papers about snn

北京大学数字集成电路设计课程作业—FPGA设计【Assignment of digital integrated circuit design course of Peking University】

数字IC相关资料

Rocket Chip Generator