F´ - A flight software and embedded systems framework

Yosys Open SYnthesis Suite

Learning FPGA, yosys, nextpnr, and RISC-V

Scalable Network Stack for FPGAs (TCP/IP, RoCEv2)

A basic CS:GO ESP utilising DMA and HDMI-Overlay

100 Gbps TCP/IP stack for Vitis shells

FTDI FT600 SuperSpeed USB3.0 to AXI bus master

This repo contains the Limago code

Wi-Fi LDPC codec Verilog IP core

上位机软件 这里主要完成算法的处理和界面的显示和控制。 关于算法部分需要后面补充，目前没有完全消化。 处理流程： 1. 初始化USB，然后上位机通过控制端点发送写命令控制字（不加帧头命令）下位机未处理，开启监视工作线程循环，主要内容是：通过控制端点发送读命令控制字，通过控制端点读回串口信息，用来验证设备是否启动握手成功（0X55）。 2. 启动成功后引发响应的启动触发方法。启动触发方法中，先…

Face Recognition Application based on CPU Version of Caffe and FPGA accelerator based on PCIE Interface, programed with python, C++, multithread, opencv2

Scalable Network Stack for FPGAs (TCP/IP, RoCEv2)

Ground station software for modulation and demodulation.

Scalable Network Stack for FPGAs (TCP/IP, RoCEv2)

100 Gbps TCP/IP stack for Vitis shells